|
AVRdb 1.0 | |
|
Kompilacja | |
|
| INFORMACJA | OPIS |
| This device has internal ADC converter (xx-bit) | układ posiada wbudowany xx-bitowy przetwornik analogowo-cyfrowy ADC (Analog to Digital Converter) |
| This device has internal DAC converter (xx-bit) | układ posiada wbudowany xx-bitowy przetwornik cyfrowo-analogowy DAC (Digital to Analog Converter) |
| This device has internal full speed USB 2.0 controller | układ posiada wbudowany kontroler magistrali szeregowej USB 2.0 (Universal Serial Bus) |
| This device has internal CAN 2.0A/B controller | układ posiada wbudowany kontroler magistrali szeregowej CAN 2.0A/B (Controller Area Network) |
| This device has internal LIN 1.3/2.1 controller | układ posiada wbudowany kontroler magistrali szeregowej LIN 1.3/2.1 (Local Interconnect Network) |
| This device has internal DMA controller (x channels) | układ posiada wbudowany x-kanałowy kontroler bezpośredniego dostępu do pamięci DMA (Direct Memory Access) |
| This device has internal programmable logic module (xCL) | układ posiada wbudowany moduł logiki programo- walnej XCL (Xmega Custom Logic) / CCL (Configurable Custom Logic) |
| This device has internal memory check module (CRC-16/xx) | układ posiada wbudowany moduł sprawdzania sumy kontrolnej pamięci CRC-16/32 (Cyclic Redundancy Code) |
| This device has internal high speed PLL oscillator (xx-xx MHz) | układ posiada wbudowany oscylator o częstotliwości pracy xx-xx MHz z pętlą synchronizacji fazowej PLL (Phase Locked Loop) |
| This device has internal high speed PLL synthesizer (2322-2527 MHz) | układ posiada wbudowany syntezator o częstotliwości pracy 2322-2527 MHz z pętlą synchronizacji fazowej PLL (Phase Locked Loop) |
| This device doesn't support ReadBack (0x53) instruction of the ISP interface | układ nie obsługuje instrukcji ReadBack (0x53) synchronizującej programowanie przez interfejs ISP (dotyczy tylko modelu AT90S1200) |
| This device doesn't allow programming of all fuse bits via the ISP interface | układ nie umożliwia programowania wszystkich fuse bitów przez interfejs ISP |
| This device doesn't allow programming of SPIEN fuse bit via the ISP interface | układ nie umożliwia programowania tylko fuse bitu SPIEN przez interfejs ISP |
| When both lock bits are programmed (Lock mode 3), device signature can't be read via the low-voltage serial ISP interface (reading signature will return 0x000102) | gdy obydwa lock bity są zaprogramowane (Lock mode 3), sygnatury układu nie da się odczytać przez nisko- napięciowy interfejs szeregowy ISP (sygnatura zwróci wartość 0x000102) |
| Page size 0 means that memory is accessed without paging (byte-by-byte) | zerowy rozmiar strony pamięci oznacza, że dostęp do niej jest realizowany bez stronicowania (bajt po bajcie) |