Informacje dodatkowe     Opis procesora 6502


6502 to 8-bitowy procesor z 16-bitową szyną adresową i listą 56 instrukcji, wykonany w technologii
NMOS. Został wyprodukowany we wrześniu 1975 roku przez amerykańską firmę MOS Technology.
Jest to procesor typu RISC zasilany napięciem +5V, taktowany zegarem do 1 MHz, może zaadresować
do 64 kB pamięci. Produkowany w plastikowej lub ceramicznej obudowie DIP40. Posiada pięć wew-
nętrznych rejestrów 8-bitowych: A (Accumulator), X (index), Y (index), S (Stack pointer), P (Processor
status) oraz 16-bitowy: PC (Program Counter). Stosowany w komputerach: Commodore serii PET
i VIC-20, Atari 400/800/XL/XE oraz Apple 1/2/3.

Występuje w kilku wersjach:
6502A -częstotliwość taktowania do 2 MHz. Stosowany w komputerach Atari 400/800.
6502B -częstotliwość taktowania do 3 MHz. Stosowany w komputerach Atari 400/800.
6502C -częstotliwość taktowania do 4 MHz. Posiada dodatkową linię HLT (Halt), której aktywowanie powoduje
zatrzymanie i odłączenie procesora od magistrali. Stosowany w komputerach Atari serii XL i XE.
65C02 -wykonany w technologii CMOS. Dodano w nim kilka nowych instrukcji i trybów adresowania oraz
usunięto błędy (m.in. nieudokumentowane instrukcje). Produkowany w obudowach DIP40 i PLCC44.
Taktowany wyższą częstotliwością. Stosowany w przenośnej konsoli Atari Lynx (jako część kości Mikey).
2A03 / 2A07 -układ firmy Ricoh, taktowany zegarem 1.7 MHz. Nie posiada trybu dziesiętnego (BCD mode). Dodano
w nim 22 rejestry wejścia/wyjścia (I/O), dostępne poprzez mechanizm adresowania pamięci. Służą one
do obsługi wbudowanego programowalnego generatora dźwięku (pAPU), prostego kanału DMA oraz
kontrolerów gier (joypadów). Stosowany w konsoli NES (Famicom).

Tryby adresowania:
TRYB
OPIS
  A  akumulator (Accumulator)
  rr  względny (Relative)
  #$dd  dana natychmiastowa (Immediate data)
  $aa  strona zerowa (Zero-Page)
  $aa, X  strona zerowa indeksowana X (Zero-Page indexed X)
  $aa, Y  strona zerowa indeksowana Y (Zero-Page indexed Y)
  $aaaa  całkowity (Absolute)
  $aaaa, X    całkowity indeksowany X (Absolute indexed X)
  $aaaa, Y  całkowity indeksowany Y (Absolute indexed Y)
  ($aaaa)  całkowity pośredni (Indirect absolute)
  ($aa, X)  pośredni strony zerowej preindeksowany X (Indirect zero-page pre-indexed X)
  ($aa), Y  pośredni strony zerowej postindeksowany Y (Indirect zero-page post-indexed Y)  

Flagi (bity 7-0) rejestru stanu P (Processor status):
FLAGA
OPIS
ON
N
  wartość ujemna (Negative)
1
V
  przepełnienie/zmiana znaku (oVerflow)
1
-
  nie używana (wartość 1)
-
B
  przerwanie IRQ wywołane instrukcją BRK
1
D
  tryb dziesiętny (Decimal mode)
1
I
  przerwania maskowalne IRQ (maskable interrupts)  
0
Z
  wartość zerowa (Zero)
1
C
  nadmiar/pożyczka (Carry)
1

Rozmieszczenie i opis wyprowadzeń:



Procesory rodziny 65xx:
6501 -inne rozmieszczenie wyprowadzeń (całkowicie zgodne z procesorem Motorola 6800).
6503 -12-bitowa szyna adresowa (adresuje do 4 kB pamięci), obudowa DIP28.
6504 -13-bitowa szyna adresowa (adresuje do 8 kB pamięci), obudowa DIP28.
6505 -12-bitowa szyna adresowa (adresuje do 4 kB pamięci), obudowa DIP28.
6506 -12-bitowa szyna adresowa (adresuje do 4 kB pamięci), obudowa DIP28.
6507 -13-bitowa szyna adresowa (adresuje do 8 kB pamięci), nie obsługuje
zewnętrznych przerwań, obudowa DIP28. Stosowany w konsoli Atari 2600.
6508 -dodano w nim 8-bitowy port wejścia/wyjścia (I/O) oraz 256 bajtów pamięci SRAM.
6509 -może zaadresować do 1 MB pamięci, poprzez przełączanie banków za pomocą
zintegrowanej logiki. Stosowany w komputerach Commodore serii CBM-2.
6510 -dodano w nim 6-bitowy port wejścia/wyjścia (I/O), którego linie są wypro-
wadzone na zewnątrz układu. Stosowany w komputerze Commodore C-64.
6512 -posiada dwa wejścia taktujące (zewnętrzny sygnał zegarowy).
6513 -12-bitowa szyna adresowa (adresuje do 4 kB pamięci), dwa wejścia
taktujące (zewnętrzny sygnał zegarowy), obudowa DIP28.
6514 -13-bitowa szyna adresowa (adresuje do 8 kB pamięci), dwa wejścia
taktujące (zewnętrzny sygnał zegarowy), obudowa DIP28.
6515 -12-bitowa szyna adresowa (adresuje do 4 kB pamięci), dwa wejścia
taktujące (zewnętrzny sygnał zegarowy), obudowa DIP28.